SK海力士研究员Seo Jae-Wook在会议上提出，由于1c DRAM开始EUV光刻成本激增，考虑转向4F2或3D结构的DRAM以降低成本。4F2 DRAM（VG DRAM）可减少约30%芯片面积，并能在0a nm节点后量产。同时，从1d nm节点开始，先进内存将使用EUV多重曝光，大幅提高成本。转向VG或3D DRAM结构能将EUV光刻成本降至传统6F2 DRAM的一半以下，但VG DRAM的EUV成本会在1~2代工艺后急剧上升，而3D DRAM则需大规模投资于沉积与蚀刻设备。